PAT-NO:

JP02003218204A

DOCUMENT-IDENTIFIER:

JP 2003218204 A

TITLE:

CIRCUIT SIMULATION SYSTEM AND METHOD THEREFOR

PUBN-DATE:

July 31, 2003

INVENTOR - INFORMATION:

NAME

COUNTRY

TSUJII, TAKAFUMI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO: JP2002009166

APPL-DATE:

January 17, 2002

INT-CL (IPC): H01L021/82, G01R031/28 , G06F017/50 , H01L021/00

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a result enhanced in accuracy from

simulation by taking into account the parasitic capacitance element to occur

between resistance elements.

SOLUTION: A resistance database generation unit 15 collects coordinates and

nodes for each resistance element from an element recognition chart prepared by

an extraction execution (element recognition) unit 13, and stores them in a

resistance database. An inter-resistance element parasitic capacitance value

calculation unit 16 selects out of the resistance database two resistance

elements sharing a common section capable of generating parasitic capacitance,

calculates the parasitic capacitance value between the resistance elements, and

stores the value in a parasitic capacitance list wherein the value and the

nodes are coordinated with each other. A parasitic capacitance
insertion unit

17 generates a net list corrected by the addition of a remark to a net list

generated by a circuit simulation net list generation unit 14 about the

insertion of a parasitic capacitance element, the same in parasitic capacitance

as the parasitic capacitance value in the parasitic capacitance list, into

between the \underline{nodes} , and passes the corrected net list to a circuit simulation

execution unit 18.

COPYRIGHT: (C) 2003, JPO

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-218204 (P2003-218204A)

(43)公開日 平成15年7月31日(2003.7.31)

(51) Int.CL'		識別記号	ΡI		ŕ	-73-1*(多考)
H01L	21/82		G06F	17/50	666L	2G132
G01R	31/28		H01L	21/00		5B046
G06F	17/50	666		21/82	T	5F064
H01L	21/00		G 0 1 R	31/28	F	


		審查請求	未請求 請求項の数16 OL (全 18 頁)
(21)出願書号	特顧2002-9166(P2002-9166)	(71)出題人	000006013 三菱電機株式会社
(22) 出顧日	平成14年 1 月17日 (2002. 1. 17)	(74)代理人	東京都千代田区丸の内二丁目2番3号 辻井 尚文 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

(54) 【発明の名称】 回路シミュレーション装置および方法

(57)【要約】

【課題】 抵抗素子間に発生する寄生容量素子をも考慮 した回路シミュレーションが実施でき、回路シミュレー ション結果の高精度化を図る。

【解決手段】 抵抗データベース作成部15は、Extrac t (素子認識) 実行部13にて作成された素子認識図か ら抵抗素子毎に座標値とノードを収集しそれらを抵抗デ ータベースに格納する。抵抗素子間寄生容量値算出部1 6は、抵抗データベースから寄生容量を発生させる共通 区間を有する二つの抵抗素子を選択して抵抗素子間の寄 生容量値を算出し、算出した寄生容量値と前記ノードと を関連付けて寄生容量リストに保存する。寄生容量挿入 部17は、回路シミュレーション用ネットリスト生成部 14にて生成されたネットリストに、寄生容量リストに 保存された寄生容量値を持つ寄生容量素子をノード間に 挿入する記述を追加することで修正したネットリストを 生成し、回路シミュレーション実行部18に渡す。



【特許請求の範囲】

【請求項1】 回路図を作成する回路図作成手段と、 前記回路図に基づきレイアウト図を作成するレイアウト 作成手段と、

前記レイアウト図に対して素子認識を実行し、各種の素子および配線、配線一配線間や配線一基板間に発生する 寄生素子を抽出した素子認識図を生成する素子認識実行手段と、

前記素子認識図に基づき回路シミュレーション用のネットリストを生成するネットリスト生成手段と、

前記素子認識図から抵抗素子毎に座標値とノードを収集 しそれらを抵抗データベースに格納する抵抗データベー ス作成手段と、

前記抵抗データベースから寄生容量を発生させる共通区 間を有する二つの抵抗素子を選択して抵抗素子間の寄生 容量値を算出し、算出した寄生容量値と前記ノードとを 関連付けて寄生容量リストに保存する寄生容量値算出手 段と、

前記生成されたネットリストに前記寄生容量リストに保存された寄生容量値を持つ寄生容量素子を前記ノード間 20 に挿入する記述を追加することで、修正したネットリストを生成する寄生容量挿入手段と、

前記修正されたネットリストに従って回路シミュレーションを実施する回路シミュレーション実行手段と、

を備えたことを特徴とする回路シミュレーション装置。 【請求項2】 回路図を作成する回路図作成手段と、

前記回路図に基づきレイアウト図を作成するレイアウト 作成手段と、

前記レイアウト図に対して素子認識を実行し、各種の素子および配線、配線一配線間や配線一基板間に発生する 30 寄生素子を抽出した素子認識図を生成する素子認識実行手段と、

前記素子認識図に基づき回路シミュレーション用のネットリストを生成するネットリスト生成手段と、

前記素子認識図から抵抗素子毎に座標値とノードを収集 しそれらを抵抗データベースに格前する抵抗データベー ス作成手段と、

前記抵抗データベースから寄生容量を発生させる共通区 間を有する二つの抵抗素子を選択し、抵抗素子間の寄生 容量値を算出する寄生容量値算出手段と、

前記寄生容量値の算出が行われた抵抗素子において共通 区間が抵抗素子の一部であるとき、共通区間の端部に前 記ノードが存在しない抵抗素子の対応する位置に仮想点 を作成し、前記データベースに抵抗素子と関連づけて格 納するとともに、前記算出した寄生容量値と前記ノード とを関連付けて寄生容量リストに保存する仮想点作成手 段と、

前記生成されたネットリストに前記寄生容量リストに保 子および存された寄生容量値を持つ寄生容量素子を前記ノード間 寄生素子に挿入する記述を追加することで、修正したネットリス 50 工程と、

トを生成する寄生容量挿入手段と、

前記修正されたネットリストに記述された抵抗素子を、 前記データベースに格納された仮想点で分割した抵抗素 子に置き換えることで、仮想点間に寄生容量素子が挿入 されるように再修正したネットリストを生成する抵抗分 割手段と、

前記再修正されたネットリストに従って回路シミュレー ションを実施する回路シミュレーション実行手段と、

を備えたことを特徴とする回路シミュレーション装置。 10 【請求項3】 前記仮想点作成手段は、

指定された分割数に応じた数の仮想点を前記共通区間内 に作成する、

ことを特徴とする請求項2に記載の回路シミュレーション

ン装置

【請求項4】 寄生容量値算出手段は、

寄生容量を発生させる共通区間を有する二つの抵抗素子 を選択する際に、一方の抵抗素子から他方の抵抗素子に 至る経路にシールド効果を持つ他の抵抗素子が存在しな い関係の抵抗素子同士を選択する、

20 ことを特徴とする請求項1~3のいずれか一つに記載の 回路シミュレーション装置。

【請求項5】 寄生容量値算出手段は、

寄生容量を発生させる共通区間を有する二つの抵抗素子について算出した寄生容量値が予め定めた最小容量値以下であるときは、当該算出した寄生容量値は破棄する、ことを特徴とする請求項1~4のいずれか一つに記載の回路シミュレーション装置。

【請求項6】 寄生容量値算出手段は、

寄生容量を発生させる共通区間を有する二つの抵抗素子 0 について、両者間の距離が予め定めた最大距離以上であ るときは、寄生容量値は算出しない、

ことを特徴とする請求項1~4のいずれか一つに記載の 回路シミュレーション装置。

【請求項7】 寄生容量値算出手段は、

寄生容量を発生させる共通区間を有する二つの抵抗素子 について、前記共通区間の幅が予め定めた最小幅以下で あるときは、寄生容量値は算出しない、

ことを特徴とする請求項1~4のいずれか一つに記載の 回路シミュレーション装置。

40 【請求項8】 前記抵抗データベース作成手段は、 前記抵抗データベースに各抵抗素子の構造も格納する、 ことを特徴とする請求項1~7のいずれか一つに記載の 回路シミュレーション装置。

【請求項9】 回路図を作成する回路図作成工程と、 前記回路図に基づきレイアウト図を作成するレイアウト 作成工程と、

前記レイアウト図に対して素子認識を実行し、各種の素子および配線、配線一配線間や配線一基板間に発生する 寄生素子を抽出した素子認識図を生成する素子認識実行 工程と

.

前記素子認識図に基づき回路シミュレーション用のネットリストを生成するネットリスト生成工程と、

前記素子認識図から抵抗素子毎に座標値とノードを収集 しそれらを抵抗データベースに格納する抵抗データベー ス作成工程と、

前記抵抗データベースから寄生容量を発生させる共通区間を有する二つの抵抗素子を選択して抵抗素子間の寄生容量値を算出し、算出した寄生容量値と前記ノードとを関連付けて寄生容量リストに保存する寄生容量値算出工程と

前記生成されたネットリストに前記寄生容量リストに保存された寄生容量値を持つ寄生容量素子を前記ノード間に挿入する記述を追加することで、修正したネットリストを生成する寄生容量挿入工程と、

前記修正されたネットリストに従って回路シミュレーションを実施する回路シミュレーション実行工程と、

を備えたことを特徴とする回路シミュレーション方法。 【請求項10】 回路図を作成する回路図作成工程と、 前記回路図に基づきレイアウト図を作成するレイアウト 作成工程と、

前記レイアウト図に対して素子認識を実行し、各種の素子および配線、配線一配線間や配線-基板間に発生する 寄生素子を抽出した素子認識図を生成する素子認識実行工程と、

前記素子認識図に基づき回路シミュレーション用のネットリストを生成するネットリスト生成工程と、

前記素子認識図から抵抗素子毎に座標値とノードを収集 しそれらを抵抗データベースに格納する抵抗データベー ス作成工程と、

前記抵抗データベースから寄生容量を発生させる共通区 30間を有する二つの抵抗素子を選択し、抵抗素子間の寄生容量値を算出する寄生容量値算出工程と、

前記寄生容量値の算出が行われた抵抗素子において共通 区間が抵抗素子の一部であるとき、共通区間の端部に前 記ノードが存在しない抵抗素子の対応する位置に仮想点 を作成し、前記データベースに抵抗素子と関連づけて格 納するとともに、前記算出した寄生容量値と前記ノード とを関連付けて寄生容量リストに保存する仮想点作成工 程と、

可配生成されたネットリストに可配寄生容量リストに保存された寄生容量値を持つ寄生容量素子を前配ノード間に挿入する記述を追加することで、修正したネットリストを生成する寄生容量挿入工程と、

前記修正されたネットリストに記述された抵抗素子を、 前記データベースに格納された仮想点で分割した抵抗素 子に置き換えることで、仮想点間に寄生容量素子が挿入 されるように再修正したネットリストを生成する抵抗分 割工程と、

前記再修正されたネットリストに従って回路シミュレーションを実施する回路シミュレーション実行工程と、

を備えたことを特徴とする回路シミュレーション方法。 【請求項11】 前記仮想点作成工程では、

指定された分割数に応じた数の仮想点を前記共通区間内 に作成する、

ことを特徴とする請求項10に記載の回路シミュレーション方法。

【請求項12】 寄生容量値算出工程では、

寄生容量を発生させる共通区間を有する二つの抵抗素子を選択する際に、一方の抵抗素子から他方の抵抗素子に

10 至る経路にシールド効果を持つ他の抵抗素子が存在しない関係の抵抗素子同士を選択する、

ことを特徴とする請求項9~11のいずれか一つに記載 の回路シミュレーション方法。

【請求項13】 寄生容量値算出工程では、

寄生容量を発生させる共通区間を有する二つの抵抗素子について算出した寄生容量値が予め定めた最小容量値以下であるときは、当該算出した寄生容量値は破棄する、ことを特徴とする請求項9~12のいずれか一つに記載の回路シミュレーション方法。

20 【請求項14】 寄生容量値算出工程では、

寄生容量を発生させる共通区間を有する二つの抵抗素子 について、両者間の距離が予め定めた最大距離以上であ るときは、寄生容量値は算出しない、

ことを特徴とする請求項9~12のいずれか一つに記載の回路シミュレーション方法。

【請求項15】 寄生容量値算出工程では、

寄生容量を発生させる共通区間を有する二つの抵抗素子 について、前記共通区間の幅が予め定めた最小幅以下で あるときは、寄生容量値は算出しない、

30 ことを特徴とする請求項9~12のいずれか一つに記載の回路シミュレーション方法。

【請求項16】 前記抵抗データベース作成工程では、 前記抵抗データベースに各抵抗素子の構造も格納する、 ことを特徴とする請求項9~15のいずれか一つに記載 の回路シミュレーション方法。

【発明の詳細な説明】

[0001]

とを関連付けて寄生容量リストに保存する仮想点作成工 【発明の属する技術分野】この発明は、半導体回路の抵程と、 抗素子間の寄生容量を抽出して回路の動作検証を行う回前記生成されたネットリストに前記寄生容量リストに保 40 路シミュレーション装置および方法に関する。

[0002]

【従来の技術】図18は、従来の回路シミュレーション 装置の構成例を示すブロック図である。図18におい て、従来の回路シミュレーション装置は、回路図作成部 11と、回路図作成部11の出力を受けるレイアウト作 成部12と、レイアウト作成部12の出力を受けるEx tract (素子認識)実行部13と、Extract (素子認識)実行部13の出力を受ける回路シミュレー ション用ネットリスト生成部14と、回路シミュレーション用ネットリスト生成部14の出力を受ける回路シミ

ュレーション実行部18とを備えている。

【0003】以下に、動作の概要を説明する。図18に おいて、回路図作成部11では、抵抗素子や容量素子、 トランジスタなどの素子を接続する回路設計が行われ る。そして、本装置による回路シミュレーションに先だ って回路図作成部11にて設計した回路が所望の動作を 行うことを検証するため、回路図上に電源や信号源等を 付加して回路シミュレーションが実施される。

【0004】さて、レイアウト作成部12では、実際の 成された回路図を元にしてレイアウト図が作成される。 次いでExtract (素子認識) 実行部13では、レ イアウト作成部12にて作成されたレイアウト図に対し て素子認識(Extract)が実行され、レイアウト 図から抵抗素子や容量素子、トランジスタなどの素子、 および、配線の寄生抵抗素子、配線一配線間や配線一基 板間の寄生容量素子をそれぞれ抽出したextract 図面(以下「素子認識図面」という)が作成される。こ のとき、Extract (素子認識) 実行部13では、 このように作成された素子認識図面の中の素子の接続関 20 係が回路図と同一かどうかの比較検証(LVS:レイア ウト・バーサス・スケマティック) が行われる。

【0005】そして、回路シミュレーション用ネットリ スト生成部14では、Extract (素子認識) 実行 部13にて作成された素子認識図面に含まれている抵抗 素子や容量素子、トランジスタなどの素子、および、配 線の寄生抵抗素子、配線一配線間や配線一基板間の寄生 容量素子を用いて回路シミュレーション用のネットリス トが生成される。回路シミュレーション実行部18で は、回路シミュレーション用ネットリスト生成部14に 30 て生成されたネットリストを用いて回路シミュレーショ ンが実施される。

【0006】回路シミュレーション用ネットリスト生成 部14にて生成されたネットリストは、配線-配線間や 配線-基板間の寄生容量が考慮されている(つまりバッ クアノテーションが行われている)ので、回路シミュレ ーション実行部18では、回路図作成部11にて作成さ れた回路図に対する回路シミュレーションよりも高精度 な回路シミュレーションが実施できる。

[0007]

【発明が解決しようとする課題】しかしながら、従来の Extract (素子認識) 手法では、寄生素子を抽出 する対象が、配線、配線対配線、配線対基板であるの で、レイアウト図から配線の寄生抵抗素子や、配線-配 線間、配線-基板間の寄生容量素子は抽出できるが、例 えば並行する抵抗素子の間で発生する寄生容量素子は抽 出できない。そのため、従来では、実際の半導体回路に 対しては誤差が生じていたので、設計した回路が回路シ ミュレーション装置による回路シミュレーションでは動 作したが、実際の半導体回路では動作しないという現象 50 リストが生成され、回路シミュレーション実行手段に

6 が生じ、設計のやり直しをせざるを得ない場合が起こる という問題があった。

【0008】この発明は上記に鑑みてなされたもので、 抵抗素子間に発生する寄生容量素子をも考慮した回路シ ミュレーションが実施でき、回路シミュレーション結果 の高精度化が図れる回路シミュレーション装置および方 法を得ることを目的とする.

[0009]

【課題を解決するための手段】上記目的を達成するため 半導体回路を作成するために、回路図作成部11にて作 10 に、この発明にかかる回路シミュレーション装置は、回 路図を作成する回路図作成手段と、前記回路図に基づき レイアウト図を作成するレイアウト作成手段と、前記レ イアウト図に対して素子認識を実行し、各種の素子およ び配線、配線一配線間や配線一基板間に発生する寄生素 子を抽出した素子認識図を生成する素子認識実行手段 と、前記素子認識図に基づき回路シミュレーション用の ネットリストを生成するネットリスト生成手段と、前記 素子認識図から抵抗素子毎に座標値とノードを収集しそ れらを抵抗データベースに格納する抵抗データベース作 成手段と、前記抵抗データベースから寄生容量を発生さ せる共通区間を有する二つの抵抗素子を選択して抵抗素 子間の寄生容量値を算出し、算出した寄生容量値と前記 ノードとを関連付けて寄生容量リストに保存する寄生容 量値算出手段と、前記生成されたネットリストに前記寄 生容量リストに保存された寄生容量値を持つ寄生容量素 子を前記ノード間に挿入する記述を追加することで、修 正したネットリストを生成する寄生容量挿入手段と、前 記修正されたネットリストに従って回路シミュレーショ ンを実施する回路シミュレーション実行手段とを備えた ことを特徴とする。

> 【0010】この発明によれば、回路図作成手段にて、 回路図が作成されると、レイアウト作成手段にて、前記 回路図に基づきレイアウト図が作成される。そして、素 子認識実行手段にて、前記レイアウト図に対して素子認 識が実行され、各種の素子および配線、配線-配線間や 配線-基板間に発生する寄生素子が抽出され、それに基 づき素子認識図が生成される。次いで、ネットリスト生 成手段にて、前記素子認識図に基づき回路シミュレーシ ョン用のネットリストが生成される。一方、抵抗データ 40 ベース作成手段にて、前記素子認識図から抵抗素子毎に 座標値とノードが収集されそれらが抵抗データベースに 格納されると、寄生容量値算出手段にて、前記抵抗デー タベースから寄生容量を発生させる共通区間を有するこ つの抵抗素子が選択されて抵抗素子間の寄生容量値が算 出され、算出された寄生容量値と前記ノードとが関連付 けて寄生容量リストに保存される。その結果、寄生容量 挿入手段にて、前記生成されたネットリストに前記寄生 容量リストに保存された寄生容量値を持つ寄生容量素子 を前記ノード間に挿入する記述の追加された修正ネット

て、前記修正されたネットリストに従った回路シミュレ ーションが実施される。つまり、抵抗素子間の寄生容量 素子を考慮した回路シミュレーションが実施される。

【0011】つぎの発明にかかる回路シミュレーション 装置は、回路図を作成する回路図作成手段と、前記回路 図に基づきレイアウト図を作成するレイアウト作成手段 と、前記レイアウト図に対して素子認識を実行し、各種 の素子および配線、配線一配線間や配線一基板間に発生 する寄生素子を抽出した素子認識図を生成する素子認識 実行手段と、前記素子認識図に基づき回路シミュレーシ ョン用のネットリストを生成するネットリスト生成手段 と、前記素子認識図から抵抗素子毎に座標値とノードを 収集しそれらを抵抗データベースに格納する抵抗データ ベース作成手段と、前記抵抗データベースから寄生容量 を発生させる共通区間を有する二つの抵抗素子を選択 し、抵抗素子間の寄生容量値を算出する寄生容量値算出 手段と、前記寄生容量値の算出が行われた抵抗素子にお いて共通区間が抵抗素子の一部であるとき、共通区間の 端部に前記ノードが存在しない抵抗素子の対応する位置 に仮想点を作成し、前記データベースに抵抗素子と関連 づけて格納するとともに、前記算出した寄生容量値と前 記ノードとを関連付けて寄生容量リストに保存する仮想 点作成手段と、前記生成されたネットリストに前記寄生 容量リストに保存された寄生容量値を持つ寄生容量素子 を前記ノード間に挿入する記述を追加することで、修正 したネットリストを生成する寄生容量挿入手段と、前記 修正されたネットリストに記述された抵抗素子を、前記 データベースに格納された仮想点で分割した抵抗素子に 置き換えることで、仮想点間に寄生容量素子が挿入され るように再修正したネットリストを生成する抵抗分割手 段と、前記再修正されたネットリストに従って回路シミ ュレーションを実施する回路シミュレーション実行手段 とを備えたことを特徴とする。

【0012】この発明によれば、回路図作成手段にて、 回路図が作成されると、レイアウト作成手段にて、前記 回路図に基づきレイアウト図が作成される。そして、素 子認識実行手段にて、前記レイアウト図に対して素子認 識が実行され、各種の素子および配線、配線一配線間や 配線-基板間に発生する寄生素子が抽出され、それに基 づき素子認識図が生成される。次いで、ネットリスト生 40 成手段にて、前記素子認識図に基づき回路シミュレーシ ョン用のネットリストが生成される。一方、抵抗データ ベース作成手段にて、前記素子認識図から抵抗素子毎に 座標値とノードが収集されそれらが抵抗データベースに 格納されると、寄生容量値算出手段にて、前記抵抗デー タベースから寄生容量を発生させる共通区間を有する二 つの抵抗素子が選択されて抵抗素子間の寄牛容量値が貧 出されると、仮想点作成手段にて、前記寄生容量値の算 出が行われた抵抗素子において共通区間が抵抗素子の一 部であるとき、共通区間の端部に前記ノードが存在しな 50 寄生容量を発生させる共通区間を有する二つの抵抗素子

い抵抗素子の対応する位置に仮想点が作成され、前記デ ータベースに抵抗素子と関連づけて格納されるととも に、前記算出した寄生容量値と前記ノードとが関連付け て寄生容量リストに保存される。その結果、寄生容量挿 入手段にて、前記生成されたネットリストに前記寄生容 量リストに保存された寄生容量値を持つ寄生容量素子を 前記ノード間に挿入する記述の追加された修正ネットリ ストが生成され、さらに抵抗分割手段にて、前記修正さ れたネットリストに記述された抵抗素子を、前記データ ベースに格納された仮想点で分割した抵抗素子に置き換 えることで、仮想点間に寄生容量素子が挿入されるよう に再修正したネットリストが生成され、回路シミュレー ション実行手段にて、前記再修正されたネットリストに 従った回路シミュレーションが実施される。つまり、共 通区間が一部の範囲である抵抗索子間の正しい位置に挿 入された寄生容量素子を考慮した回路シミュレーション が実施される。

8

【0013】つぎの発明にかかる回路シミュレーション 装置は、上記の発明において、前記仮想点作成手段は、 指定された分割数に応じた数の仮想点を前記共通区間内 に作成することを特徴とする。

【0014】この発明によれば、上記の発明において、 前記仮想点作成手段では、指定された分割数に応じた数 の仮想点が共通区間内に作成される。

【0015】つぎの発明にかかる回路シミュレーション 装置は、上記の発明において、寄生容量値算出手段は、 寄生容量を発生させる共通区間を有する二つの抵抗素子 を選択する際に、一方の抵抗素子から他方の抵抗素子に 至る経路にシールド効果を持つ他の抵抗素子が存在しな い関係の抵抗素子同士を選択することを特徴とする。

【0016】この発明によれば、上記の発明において、 寄生容量値算出手段では、寄生容量を発生させる共通区 間を有する二つの抵抗素子を選択する際に、一方の抵抗 素子から他方の抵抗素子に至る経路にシールド効果を持 つ他の抵抗素子が存在しない関係の抵抗素子同士が選択

【0017】つぎの発明にかかる回路シミュレーション 装置は、上記の発明において、寄生容量値算出手段は、 寄生容量を発生させる共通区間を有する二つの抵抗素子 について算出した寄生容量値が予め定めた最小容量値以 下であるときは、当該算出した寄生容量値は破棄するこ とを特徴とする。

【0018】この発明によれば、上記の発明において、 寄生容量値算出手段では、寄生容量を発生させる共通区 間を有する二つの抵抗素子について算出した寄生容量値 が予め定めた最小容量値以下であるときは、当該算出し た寄生容量値は破棄される。

【0019】つぎの発明にかかる回路シミュレーション 装置は、上記の発明において、寄生容量値算出手段は、

Q

について、両者間の距離が予め定めた最大距離以上であるときは、寄生容量値は算出しないことを特徴とする。 【0020】この発明によれば、上記の発明において、 寄生容量値算出手段では、寄生容量を発生させる共通区 間を有する二つの抵抗素子について、両者間の距離が予め定めた最大距離以上であるときは、寄生容量値は算出 されない。

【0021】つぎの発明にかかる回路シミュレーション 装置は、上記の発明において、寄生容量値算出手段は、 寄生容量を発生させる共通区間を有する二つの抵抗素子 10 について、前記共通区間の幅が予め定めた最小幅以下で あるときは、寄生容量値は算出しないことを特徴とす る。

【0022】この発明によれば、上記の発明において、 寄生容量値算出手段では、寄生容量を発生させる共通区 間を有する二つの抵抗素子について、前記共通区間の幅 が予め定めた最小幅以下であるときは、寄生容量値は算 出されない。

【0023】つぎの発明にかかる回路シミュレーション 装置は、上記の発明において、前記抵抗データベース作 20 成手段は、前記抵抗データベースに各抵抗素子の構造も 格納することを特徴とする。

【0024】この発明によれば、上記の発明において、 前記抵抗データベース作成手段では、前記抵抗データベ ースに各抵抗素子の構造も格納される。

【0025】つぎの発明にかかる回路シミュレーション 方法は、回路図を作成する回路図作成工程と、前記回路 図に基づきレイアウト図を作成するレイアウト作成工程 と、前記レイアウト図に対して素子認識を実行し、各種 の素子および配線、配線一配線間や配線一基板間に発生 30 する寄生素子を抽出した素子認識図を生成する素子認識 実行工程と、前記素子認識図に基づき回路シミュレーシ ョン用のネットリストを生成するネットリスト牛成工程 と、前記素子認識図から抵抗素子毎に座標値とノードを 収集しそれらを抵抗データベースに格納する抵抗データ ベース作成工程と、前記抵抗データベースから寄生容量 を発生させる共通区間を有する二つの抵抗素子を選択し て抵抗素子間の寄生容量値を算出し、算出した寄生容量 値と前記ノードとを関連付けて寄生容量リストに保存す る寄生容量値算出工程と、前記生成されたネットリスト に前記寄生容量リストに保存された寄生容量値を持つ寄 生容量素子を前記ノード間に挿入する記述を追加するこ とで、修正したネットリストを生成する寄生容量挿入工 程と、前記修正されたネットリストに従って回路シミュ レーションを実施する回路シミュレーション実行工程と を備えたことを特徴とする。

【0026】この発明によれば、回路図作成工程にて、 回路図が作成されると、レイアウト作成工程にて、前記 回路図に基づきレイアウト図が作成される。そして、素 子認識実行工程にて、前記レイアウト図に対して素子認 50

識が実行され、各種の素子および配線、配線-配線間や 配線-基板間に発生する寄生素子が抽出され、それに基 づき素子認識図が生成される。次いで、ネットリスト生 成工程にて、前記素子認識図に基づき回路シミュレーシ ョン用のネットリストが生成される。一方、抵抗データ ベース作成工程にて、前記素子認識図から抵抗素子毎に 座標値とノードが収集されそれらが抵抗データベースに 格納されると、寄生容量値算出工程にて、前記抵抗デー タベースから寄生容量を発生させる共通区間を有する二 つの抵抗素子が選択されて抵抗素子間の寄生容量値が算 出され、算出された寄生容量値と前記ノードとが関連付 けて寄生容量リストに保存される。その結果、寄生容量 挿入工程にて、前記生成されたネットリストに前記寄生 容量リストに保存された寄生容量値を持つ寄生容量素子 を前記ノード間に挿入する記述の追加された修正ネット ・リストが生成され、回路シミュレーション実行工程に て、前記修正されたネットリストに従った回路シミュレ ーションが実施される。 つまり、抵抗素子間の寄生容量 素子を考慮した回路シミュレーションが実施される。 【0027】つぎの発明にかかる回路シミュレーション 方法は、回路図を作成する回路図作成工程と、前記回路

図に基づきレイアウト図を作成するレイアウト作成工程 と、前記レイアウト図に対して素子認識を実行し、各種 の素子および配線、配線-配線間や配線-基板間に発生 する寄生素子を抽出した素子認識図を生成する素子認識 実行工程と、前記素子認識図に基づき回路シミュレーシ ョン用のネットリストを生成するネットリスト生成工程 と、前記素子認識図から抵抗素子毎に座標値とノードを 収集しそれらを抵抗データベースに格納する抵抗データ ベース作成工程と、前記抵抗データベースから寄生容量 を発生させる共通区間を有する二つの抵抗素子を選択 し、抵抗素子間の寄生容量値を算出する寄生容量値算出 工程と、前記寄生容量値の算出が行われた抵抗素子にお いて共通区間が抵抗素子の一部であるとき、共通区間の 端部に前記ノードが存在しない抵抗素子の対応する位置 に仮想点を作成し、前記データベースに抵抗素子と関連 づけて格納するとともに、前記算出した寄生容量値と前 記ノードとを関連付けて寄生容量リストに保存する仮想 点作成工程と、前記生成されたネットリストに前記寄生 容量リストに保存された寄生容量値を持つ寄生容量素子 を前記ノード間に挿入する記述を追加することで、修正 したネットリストを生成する寄生容量挿入工程と、前記 修正されたネットリストに記述された抵抗素子を、前記 データベースに格納された仮想点で分割した抵抗素子に 置き換えることで、仮想点間に寄生容量素子が挿入され るように再修正したネットリストを生成する抵抗分割工 程と、前記再修正されたネットリストに従って回路シミ ュレーションを実施する回路シミュレーション実行工程 とを備えたことを特徴とする。

【0028】この発明によれば、回路図作成工程にて、

12 つ他の抵抗素子が存在しない関係の抵抗素子同士が選択 される。

回路図が作成されると、レイアウト作成工程にて、前記 回路図に基づきレイアウト図が作成される。そして、素 子認識実行工程にて、前記レイアウト図に対して素子認 識が実行され、各種の素子および配線、配線一配線間や 配線-基板間に発生する寄生素子が抽出され、それに基 づき素子認識図が生成される。 次いで、ネットリスト生 成工程にて、前記素子認識図に基づき回路シミュレーシ ョン用のネットリストが生成される。一方、抵抗データ ベース作成工程にて、前記素子認識図から抵抗素子毎に 座標値とノードが収集されそれらが抵抗データベースに 10 格納されると、寄生容量値算出工程にて、前記抵抗デー タベースから寄生容量を発生させる共通区間を有するこ つの抵抗素子が選択されて抵抗素子間の寄生容量値が算 出されると、仮想点作成工程にて、前記寄生容量値の算 出が行われた抵抗素子において共通区間が抵抗素子の一 部であるとき、共通区間の端部に前記ノードが存在しな い抵抗素子の対応する位置に仮想点が作成され、前記デ ータベースに抵抗素子と関連づけて格納されるととも に、前記算出した寄生容量値と前記ノードとが関連付け て寄生容量リストに保存される。その結果、寄生容量挿 入工程にて、前記生成されたネットリストに前記寄生容 量リストに保存された寄生容量値を持つ寄生容量素子を 前記ノード間に挿入する記述が追加された修正ネットリ ストが生成され、さらに抵抗分割工程にて、前記修正さ れたネットリストに記述された抵抗素子を、前記データ ベースに格納された仮想点で分割した抵抗素子に置き換 えることで、仮想点間に寄生容量素子が挿入されるよう に再修正したネットリストが生成され、回路シミュレー ション実行工程にて、前記再修正されたネットリストに 従った回路シミュレーションが実施される。つまり、共 30 通区間が一部の範囲である抵抗素子間の正しい位置に挿 入された寄生容量素子を考慮した回路シミュレーション が実施される。

【0029】つぎの発明にかかる回路シミュレーション 方法は、上記の発明において、前記仮想点作成工程で は、指定された分割数に応じた数の仮想点を前記共通区 間内に作成することを特徴とする。

【0030】この発明によれば、上記の発明において、 前記仮想点作成工程では、指定された分割数に応じた数 の仮想点が共通区間内に作成される。

【0031】つぎの発明にかかる回路シミュレーション 方法は、上記の発明において、寄生容量値算出工程は、 寄生容量を発生させる共通区間を有する二つの抵抗素子 を選択する際に、一方の抵抗素子から他方の抵抗素子に 至る経路にシールド効果を持つ他の抵抗素子が存在しな い関係の抵抗素子同士を選択することを特徴とする。

【0032】この発明によれば、上記の発明において、 寄生容量値算出工程では、寄生容量を発生させる共通区 間を有する二つの抵抗素子を選択する際に、一方の抵抗

【0033】つぎの発明にかかる回路シミュレーション 方法は、上記の発明において、寄生容量値算出工程は、 寄生容量を発生させる共通区間を有する二つの抵抗素子

について算出した寄生容量値が予め定めた最小容量値以 下であるときは、当該算出した寄生容量値は破棄するこ とを特徴とする。

【0034】この発明によれば、上記の発明において、 寄生容量値算出工程では、寄生容量を発生させる共通区 間を有する二つの抵抗素子について算出した寄生容量値 が予め定めた最小容量値以下であるときは、当該算出し た寄生容量値は破棄される。

【0035】つぎの発明にかかる回路シミュレーション 方法は、上記の発明において、寄生容量値算出工程は、 寄生容量を発生させる共通区間を有する二つの抵抗素子 について、両者間の距離が予め定めた最大距離以上であ るときは、寄生容量値は算出しないことを特徴とする。 【0036】この発明によれば、上記の発明において、 寄生容量値算出工程では、寄生容量を発生させる共通区 間を有する二つの抵抗素子について、両者間の距離が予 め定めた最大距離以上であるときは、寄生容量値は算出 されない。

【0037】つぎの発明にかかる回路シミュレーション 方法は、上記の発明において、寄生容量値算出工程は、 寄生容量を発生させる共通区間を有する二つの抵抗素子 について、前記共通区間の幅が予め定めた最小幅以下で あるときは、寄生容量値は算出しないことを特徴とす る.

【0038】この発明によれば、上記の発明において、 寄生容量値算出工程では、寄生容量を発生させる共通区 間を有する二つの抵抗素子について、前記共通区間の幅 が予め定めた最小幅以下であるときは、寄生容量値は算 出されない。

【0039】つぎの発明にかかる回路シミュレーション 方法は、上記の発明において、前記抵抗データベース作 成工程は、前記抵抗データベースに各抵抗素子の構造も 格納することを特徴とする。

【0040】この発明によれば、上記の発明において、 40 前記抵抗データベース作成工程では、前記抵抗データベ ースに各抵抗素子の構造も格納される。

[0041]

【発明の実施の形態】以下に添付図面を参照して、この 発明にかかる回路シミュレーション装置および方法の好 適な実施の形態を詳細に説明する。

【0042】実施の形態1. 図1は、この発明の実施の 形態1である回路シミュレーション装置の構成を示すブ ロック図である。なお、図1では、従来例(図18)と 同一ないしは同等である構成には、同一の符号が付され 素子から他方の抵抗素子に至る経路にシールド効果を持 50 ている。ここでは、この実施の形態1に関わる部分を中 心に説明する。

【0043】すなわち、図1に示すように、実施の形態 1では、図18に示した構成において、抵抗データベー ス作成部15と抵抗素子間寄生容量値計算部16と寄生 容量挿入部17とが追加して設けられている。

【0044】抵抗データベース作成部15には、回路シ ミュレーション用ネットリスト生成部14と並行に、E xtract (素子認識) 実行部13にて作成された素 子認識図面が入力されている。抵抗データベース作成部 15では、入力される素子認識図面からレイアウト内の 10 N11, N12に対応するノード名(N11, N12) 抵抗に関する情報を取得して蓄積する抵抗データベース が作成される。

【0045】抵抗素子間寄生容量値計算部16では、抵 抗データベース作成部15にて作成された抵抗データベ ースを用いて抵抗素子間に発生する寄生容量素子の寄生 容量値が計算され、寄生容量リストが作成される。

【0046】寄生容量挿入部17では、回路シミュレー ション用ネットリスト生成部14にて作成されたネット リスト上で、抵抗素子間に抵抗素子間寄生容量値計算部 16にて求められた寄生容量値を持つ寄生容量素子が挿 20 入される。

【0047】その結果、回路シミュレーション実行部1 8では、寄生容量挿入部17にて寄生容量素子の挿入さ れたネットリストを受けて、抵抗素子間に発生する寄生 容量素子も考慮した回路シミュレーションが実施され

【0048】次に、図1~図7を参照して、この実施の 形態1に関わる部分の動作について説明する。 なお、図 2は、抵抗データベース作成部15が素子認識図面から レイアウト内の抵抗素子に関する情報を取得する動作の 30 説明図である。 図3は、抵抗データベース作成部15が 作成する抵抗データベースの構成例を示す図である。図 4は、抵抗素子間寄生容量値計算部16の算出処理手順 を説明するフローチャートである。 図5は、 寄生容量挿 入部17の挿入処理手順を説明するフローチャートであ る。図6は、寄生容量挿入部17にて抵抗素子間寄生容 量素子が挿入されるネットリストの説明図である。 図7 は、寄生容量挿入部17による抵抗素子間寄生容量素子 の挿入操作結果の説明図である。

【0049】まず、抵抗データベース作成部15の動作 40 について説明する。図2において、横軸はx軸、縦軸は y軸である。 図2では、長さの異なる二つの抵抗素子2 1,22が長手方向をy軸に平行させて、x軸に沿って 距離しを置いて配置されている。y軸に沿った幅Wは、 二つの抵抗素子21,22に共通する領域であり、寄生 容量素子が発生する区間を示している。

【0050】抵抗案子21は、抵抗案子本体部R1と両 端のコンタクト部N11,N12とからなる。 抵抗素子 本体部R1を構成する矩形領域の座標は、x11,x1 2, y 1 1, y 1 2となっている。同様に、抵抗素子2 50 二つの抵抗素子R 1, R 2の座標から、共通区間の幅W

2は、抵抗素子本体部R2と両端のコンタクト部N2 1. N22とからなる。抵抗素子本体部R2を構成する

14

矩形領域の座標は、x21, x22, y21, y22と なっている。

【0051】抵抗データベース作成部15は、Extr ac.t (素子認識) 実行部13にて作成された素子認識 図面から、抵抗素子21について、抵抗素子名(R 1)、抵抗素子本体部R1を構成する矩形座標(x1 1, x12, y11, y12)、および、コンタクト部 を取得し、データベースに格納する。 また、抵抗素子2 2について、抵抗素子名(R2)、抵抗素子本体部R2 を構成する矩形座標(x21, x22, y21, y2 2) 、および、コンタクト部N21, N22に対応する ノード名(N21, N22)を取得し、データベースに 格納する。以下の説明では、コンタクト部はノードと称 している。

【0052】このように、抵抗データベース作成部15 は、レイアウト図に存在する全ての抵抗素子について、 抵抗素子名(R)、座標値(x,y)、ノード名(N) の情報を収集し、データベースに格納する。したがっ て、データベースは、例えば図3に示すように、抵抗素 子名が格納される領域31と、矩形領域の座標値が格納 される領域32と、ノード名が格納される領域33とが 互いに関連付けて設けられている。

【0053】次に、抵抗素子間寄生容量値計算部16の 動作について説明する。抵抗素子間寄生容量値計算部1 6では、図4に示す手順に従って、抵抗データベースに 格納されている抵抗素子名の組についてその抵抗素子間 に寄生容量素子が発生するかどうかを検査し、寄生容量 素子が発生する場合にその容量値が計算される。なお、 抵抗素子名は、以下、単に「抵抗素子」という。

【0054】以下、図4に沿って図2、図3を参照しつ つ説明する。 図4おいて、 ステップS41では、 抵抗デ ータベースにおいて二つの抵抗素子の組の全てについて 検査したか否かが判定される。全ての抵抗素子の組につ いて検査が終了していない場合には(ステップS41: No)、抵抗データベースから二つの抵抗素子(R1, R2)の情報を取り出し(ステップS42)、それぞれ のx座標、y座標における区間を比較し(ステップS4 3)、共通する区間が存在するか否かを判定する (ステ ップS44)。ここで、共通する区間とは、例えば図2 における座標値y11 (=y21)から座標値y22ま での幅Wように、二つの抵抗素子R1,R2が共に共通 に存在する座標の範囲のことを示す。

【0055】ステップS44の判定結果、共通区間が存 在しない場合には (ステップS44:No)、ステップ S41に戻り、次の組についての検索に移行するが、共 通区間が存在する場合は (ステップS44:Yes)、

および二つ抵抗素子R1,R2間の距離Lを計算し、区間隔Wおよび距離Lと、プロセス情報として与えられる単位幅・単位長さでの容量値とから、二つの抵抗素子R1,R2間の寄生容量値Cpを計算する(ステップS45)。

【0056】次いで、抵抗データベースから抵抗素子R1,R2それぞれに対応するノード名を取り出し、[N11,N21]および[N12,N22]というノード名の租を作る。そして、このノード名の租を両端としてCp/2の容量値を持つ寄生容量素子を挿入するために、[N11,N21,Cp/2]および[N12,N22,Cp/2]の租を寄生容量リストに保存し(ステップS46)、ステップS41に戻る。ステップS41の判定結果が肯定(Yes)となるまで、以上の処理が繰り返し行われる。その結果、全ての抵抗素子の租について、その間に寄生容量素子が発生する場合には寄生容量値Cが求められ、[N1,N2,C]の租が寄生容量リストに保存される。

【0057】次に、寄生容量挿入部17の挿入処理動作 について説明する。寄生容量挿入部17では、図5に示 20 す手順に従って、上記のように作成された寄生容量リス トの内容をネットリストに挿入する処理が行われる。

【0058】図5において、ステップS51では、寄生容量リストが空か否かが判定される。寄生容量リストが空でない場合は(ステップS51:No)、寄生容量リストから[N1,N2,C]の組を一つずつ取り出し(ステップS52)、その組の二つのノードN1,N2を両端とし、寄生容量値Cを持つ寄生容量素子のネットリスト記述「CP N1 N2」を作成する(ステップS53)。

【0059】そして、この寄生容量素子のネットリスト記述を回路シミュレーション用ネットリスト生成部14にて作成されたネットリストに追加挿入することで、修正されたネットリスト(図6参照)を生成し(ステップS54)、ステップS51に戻る。ステップS51の判定結果が肯定(Yes)となるまで、以上の処理が繰り返し行われ、寄生容量リストに保存された寄生容量素子の全てがネットリストに追加挿入され、回路シミュレーション実行部18に引き渡される。

【0060】図6において、図6(a)は、回路シミュ 40 レーション用ネットリスト生成部14にて作成されたネットリストを示す。抵抗素子R1、R2について、「R1N11 N12」、「R2 N21 N22」が記述されている。図6(b)は、寄生容量挿入部17の挿入処理で作成された修正ネットリストを示す。符号61、62に示すように、「CP1 N11 N21」と「CP2 N12 N22」の記述が追加挿入されている。【0061】この挿入操作によって、抵抗素子間に発生する寄生容量素子が、図7に示す寄生容量素子CP1、CP2のように2分され、抵抗素子の両端(ノード位 50

置)に半分ずつ存在するような状態を表現することができる。図7(a)は、二つの抵抗素子の共通区間71が完全に一致する場合を示す。図7(b)は、二つの抵抗素子の長さが異なり一部の範囲が共通区間72となっている場合を示す。図7(c)は、二つの抵抗素子の長さが同じであるが、y軸方向にずれて配置されているので、一部の範囲が共通区間73となっている場合を示す。

16

【0062】半導体回路では、その面積をできるだけ小 10 さくする必要があるので、多数の素子を高密度に、すな わち素子同士をできるだけ近づけて配置しなければなら ず、その結果、抵抗素子と抵抗素子の間にも寄生容量素 子が発生する。しかも、その寄生容量値は、回路の微細 化が進むにつれ大きくなることが予想される。

【0063】これに対して、この実施の形態によれば、 抵抗素子間に発生する寄生容量素子を考慮して回路シミュレーションを実施することができるので、従来手法よりも一層高精度な回路シミュレーション結果を得ることができる。

【0064】実施の形態2. 図8は、この発明の実施の 形態2である回路シミュレーション装置の構成を示すブロック図である。なお、図8では、実施の形態1(図1)と同一ないしは同等である構成には、同一の符号が 付されている。ここでは、この実施の形態2に関わる部分を中心に説明する。

【0065】すなわち、図8に示すように、実施の形態2では、図1に示した構成において、抵抗素子間寄生容量値計算部16と寄生容量挿入部17との間に、仮想点作成部81が設けられ、また寄生容量挿入部17と回路30シミュレーション実行部18との間に、抵抗分割部82が設けられている。

【0066】仮想点作成部81では、抵抗素子間寄生容量値計算部16にて寄生容量値が計算された抵抗素子の組を対象に、抵抗素子の途中に仮想点を求め、その仮想点を抵抗素子と関連付けて抵抗データベースに保存し、また作成した仮想点を含む寄生容量リストを作成する処理が行われる。

【0067】抵抗分割部82では、寄生容量挿入部17にて挿入処理が行われたネットリストにおいて、抵抗データベースに格納された仮想点を参照して仮想点の位置で抵抗素子を分割する処理が行われる。その結果、回路シミュレーション実行部18では、実施の形態1よりも高精度な回路シミュレーションが実施できるようになる

【0068】すなわち、抵抗素子間に発生する寄生容量素子を考慮する場合、実施の形態1では、寄生容量素子を抵抗素子の両端(ノード位置)に挿入するので、図7(a)に示すように、二つの抵抗素子R1,R2の共通区間71が完全に一致する場合には、共通区間71の両50端と寄生容量素子CP1,CP2を挿入する位置とがほ

ぱ一致する。この場合には、回路シミュレーション実行 時に精度良く寄生容量素子を考慮することができる。

【0069】ところが、図7(b)では、抵抗素子R1 のノードN11と抵抗素子R2のノードN21は、y座 標が一致するので、寄生容量素子CP1は正しい位置に 挿入できている。しかし、抵抗素子R2のノードN22 のy座標と同じ座標を持つノードが抵抗素子R1には存 在せず、共通区間72外のノードN12があるのみであ る。したがって、寄生容量素子CP2は、抵抗素子R2 のノードN22と抵抗素子R1の共通区間72外のノー 10 ドN12との間に挿入されることになる。

【0070】図7(c)では、二つの抵抗素子R1,R 2は、長さは同じであるが、 y軸方向にずれて配置され ているので、共通区間73の両端部において、互いにy 座標値を同じくするノードが存在しない。その結果、共 通区間73を外れたノードN11とノードN21との間 に寄生容量素子CP1が挿入され、共通区間73を外れ たノードN12とノードN22との間に寄生容量素子C P2が挿入されることになる。

【0071】つまり、図7(b)(c)に示すように、 共通区間72,73が一部の範囲で一致する場合には、 その共通区間72,73の端部に対応するノード位置が 相手の抵抗素子に存在しない場合が起こる。その場合に は、寄生容量素子が発生する抵抗素子の範囲と全く異な る位置に寄生容量素子を挿入することになるので、折角 挿入できた寄生容量素子を回路シミュレーション実行時 に精度良く考慮することができない場合が生ずる。

【0072】そこで、この実施の形態2では、図7 (b) (c) に示すように、一部の範囲が一致する場合 でも、仮想点作成部81および抵抗分割部82によって 寄生容量素子を正しい位置に挿入できるようにし、回路 シミュレーション結果の精度向上を図っている。

【0073】次に、図8~図14を参照して、この実施 の形態2に関わる部分の動作について説明する。なお、 図9は、仮想点作成部81の仮想点作成処理手順を説明 するフローチャートである。図10は、仮想点作成部8 1の仮想点作成動作を説明する図である。図11は、作 成された仮想点を格納するデータベースの構成例であ る。図12は、抵抗分割部82の分割処理手順を説明す るフローチャートである。図13は、分割した抵抗素子 40 が挿入されるネットリストの説明図である。図14は、 分割された抵抗素子間寄生容量素子の挿入操作結果の説 明図である。

【0074】まず、仮想点作成部81の動作について説 明する。仮想点作成部81は、図1に示した抵抗素子間 寄生容量値計算部16にて選択された抵抗素子を対象に するので、図9では、図4に示した処理手順において、 ステップS46に代えて、ステップS91とステップS 92が設けられている。すなわち、実施の形態2では、 抵抗素子間寄生容量値計算部16は、寄生容量値の計算 50 12ではなく、N1, N2を用いる)を取り出し(ステ

まで行い(ステップS41~ステップS45)、その後 の寄生容量リストの作成 (ステップS46) は行わな b).

【0075】ステップS91では、寄生容量値の計算が 行われた二つの抵抗素子の組において一部の範囲が一致 する場合に、一方の抵抗素子または双方の抵抗素子にお いて、互いに一致する範囲(共通区間)の端部に、対応 するノード位置が得られるようにする仮想点を作成する 処理が行われる。例えば図10は、図7(b)に対応す る図であるが、抵抗素子R2のノードN22のv座標値 と同じ座標値のノードが抵抗素子R1には存在しない場 合は、抵抗素子R1上のノードN22に対応する位置に 仮想点NV1が作成される。したがって、図7(c)に 示すケースでは、抵抗素子R1,R2の双方に仮想点が 作成されることになる。

【0076】そして、この実施の形態2で用いるデータ ベースは、図11に示すように、図3に示したデータベ ースに、仮想点を格納する領域111が追加され、上記 のように作成された仮想点の名前と座標とが抵抗素子と 20 関連付けて保存できるようになっている。なお、仮想点 を格納する領域111は、一つの抵抗素子について複数 の仮想点が作成される場合もあるので、それらも格納で きるように、リスト構造になっている。

【0077】次のステップS92では、抵抗素子間寄生 容量値計算部16から受け取ったノード名と寄生容量値 の組が寄生容量リストに保存される。 具体的には、図1 Oにおいて、寄生容量素子は、抵抗素子R2のノードN 22と抵抗素子R1に作成した仮想点NV1との間に挿 入されることとし、「N22, NV1, Cp/2]の組 が寄生容量リストに保存される。

【0078】ステップS41の判定結果が肯定 (Ye s)となるまで、以上の処理が繰り返し行われ、寄生容 量値の計算が行われた抵抗素子のうち、共通区間が一部 の範囲である二つの抵抗素子の組の全てについて仮想点 が作成され、データベースに格納される。またノード名 と寄生容量値の組が寄生容量リストに保存される。寄生 容量リストは、寄生容量挿入部17で用いられる。これ は前述したので、説明を割愛する。

【0079】次に、抵抗分割部82の動作について説明 する。抵抗分割部82では、仮想点作成部81にて作成 された仮想点で抵抗素子を、図12に示す手順に従っ て、分割する処理が行われる。

【0080】図12において、ステップS121では、 寄生容量挿入部17にて作成された修正ネットリストを 受けて、抵抗データベース内の該当する抵抗素子の全て について分割したか否かが判定される。全てについての 分割処理が終了していない場合には(ステップS12 1: No)、抵抗データベースから抵抗素子(例えばR 1とする。 但し、 ノードは、 図11で示した N11, N

ップS122)、両端のノードN1, N2および仮想点 作成部81にて作成された仮想点NV1、NV2.・・ ·, NVn(nは、抵抗素子R1に対して作成した仮想 点の数)の座標を取得する(ステップS123)。 【0081】そして、仮想点とノード間や、ノード間、 仮想点間、すなわち、N1-NV1間、NV1-NV2 間、・・・、NVn-N2間の距離L0, L1,・・・ Lnを計算し、それとN1-N2間の距離Lとの比に、 抵抗素子R1の抵抗値を掛けてそれぞれの抵抗値R1_ 0, R1_1, · · · , R1_nを計算する (ステップ 10 寄生容量素子は、一様に分布して発生するので、2個の S124).

【0082】次いで寄生容量挿入部17にて抵抗素子間 に寄生容量素子を挿入して生成された修正ネットリスト における抵抗素子R1の記述を、分割した抵抗素子のネ ットリスト記述に置き換えることで(図13参照)、仮 想点で抵抗素子を分割した分割ネットリストを生成し (ステップS125)、ステップS121に戻る。

【0083】ステップS121の判定結果が肯定 (Ye s)となるまで、以上の処理が繰り返し行われ、対象と なる抵抗素子の全てについて分割処理が行われ、修正ネ 20 ットリストから分割ネットリストが生成され、回路シミ ュレーション実行部18に引き渡される。

【0084】図13において、図13(a)は、寄生容 量挿入部17にて抵抗素子間に寄生容量素子が挿入して 生成された修正ネットリストを示す。これは、図6

(b) に対応している。 ここでは、 符号 131で示す抵 抗素子R1の記述「R1 N11N12」を対象として いる。図13(b)は、抵抗分割部82での分割処理で 作成された分割ネットリストを示す。 図13(a)に符 号131で示す抵抗素子R1の記述が、図13(b)で は、符号132, 133で示すように、分割抵抗の値R 1_1, R1_2の記述に置き換わっている。分割抵抗 の値R1_1の記述は、[R1_1 N11 NV1] である。分割抵抗の値R1_2の記述は、[R1_2] NV1 N12]である。

【0085】図14において、図14(a)は図7 (b) に対応するが、抵抗素子R1に仮想点NV1が作 成され、この仮想点NV1と抵抗素子R2のノードN2 2との間に正しく寄生容量素子CP2が挿入されてい る。図14(b)は図7(c)に対応するが、抵抗素子 40 R1, R2のそれぞれに仮想点NV1, NV2が設けら れ、抵抗素子R1の仮想点NV1と抵抗素子R2のノー ドN22との間に正しく寄生容量素子CP2が挿入され ている。また、抵抗素子R1のノードN11と抵抗素子 R2の仮想点NV2との間に正しく寄生容量素子CP1 が挿入されている。

【0086】このように、実施の形態2では、仮想点作 成処理と抵抗分割処理とを追加したので、図7(b) (c) に示したように二つの抵抗素子の一部の範囲が共

通区間となる場合でも、両者間に発生する寄生容量素子 50 えば、図16では、m>1の場合の例として、図16

が、図14に示すように、共通区間の両端に半分ずつ存 在するような状態を表現することができ、実施の形態1 よりも一層高精度な回路シミュレーション結果を得るこ とができる。

【0087】実施の形態3. 図15は、この発明の実施 の形態3である回路シミュレーション装置の動作を説明 するフローチャートである。実施の形態1.2では、二 つの抵抗索子の間に発生する寄生容量素子を、容量値を 2分割して挿入する場合を示した。しかし、実際には、 寄生容量素子を挿入するだけでは精度が不十分な場合が ある。また、寄生容量素子が挿入されていればよく、そ の数は問われない場合もある。

【0088】そこで、この実施の形態3では、実施の形 態2で採用した仮想点作成の手法を拡張して1以上の任 意の分割数で寄生容量素子を分割して挿入できるように し、実際の発生状況に適切に対応でき、またユーザの多 用な要求に柔軟に対応できるようしている。すなわち、 図15に示す処理は、図9に示したステップS91に代 わる処理である。

【0089】以下に図15、図16を参照して実施の形 態3による寄生容量挿入処理を説明する。なお、図16 は、寄生容量素子を任意の数に分割する分割処理を説明 する図である。

【0090】図15において、ステップS151では、 寄生容量値の計算が行われた二つの抵抗素子において、 共通区間が一部の範囲である場合に、その共通区間の両 端の座標(P1,P2とする)が取得され、ステップS 152に進む。なお、ステップS151で取得される座 30 標は、実施の形態2で説明した、挿入する2個の寄生容 量素子を接続するノードの座標と同じであり、取得方法 も同じである。但し、ステップS151では、座標を計 算するだけで、仮想点の作成は行わない。

【0091】ステップS152では、分割数mが、1で あるか否かが判定される。m=1である場合には(ステ ップS152:Yes)、共通区間の両端の座標P1. P2の中央に仮想点を作成し(ステップS153)、ス テップS157に進む。例えば、図16(a)は、m= 1の場合を示すが、抵抗素子R1, R2において、共通 区間は長さの短い抵抗素子R2の範囲であるので、座標 P1, P2は抵抗素子R2のノードN21, N22に対 応し、その中央に仮想点NV2が作成される。また、抵 抗素子R1にも対応する位置に座標P1, P2が求めら れているので、その中央に仮想点NV1が作成される。 【0092】一方、ステップS152において、m>1 である場合には (ステップS152: No)、座標P 1, P2に抵抗素子のノードがなければ、仮想点を作成 して座標P1, P2に寄生容量素子が挿入できるように し(ステップS154)、ステップS155に進む。例

(b) にm=2の場合、図16(c) にm=3の場合が 示されている。 図16(b)(c)において、 抵抗素子 R2では、座標P1, P2にノードN21, N22があ るが、抵抗素子R1では、座標P1, P2の一方に対応 するノードがない。 したがって、 図16 (b) では、 抵 抗素子R1において仮想点NV1が作成される。また、 図16(c)では、抵抗素子R1において仮想点NV3 が作成される。

【0093】ステップS155では、分割数mが、m> 2であるか否かが判定される。m=2の場合には、ステ 10 ップS155の判定は否定(No)となり、ステップS 157に進む。一方、m≥3の場合には、ステップS1 55の判定は肯定 (Yes) となり、ステップS156 に進む。

【0094】ステップS156では、座標P1、P2間 を (m-1) 等分するように (m-2) 個の仮想点が等 間隔に作成され、ステップS157に進む。例えば、m =3の場合を示す図16(c)において、抵抗素子R1 では、ステップS154で作成した仮想点NV3とノー ドN11との間に仮想点NV1が作成される。また、抵 20 抗素子R2では、ノードN21とノードN22との間に 仮想点NV2が作成される。

【0095】ステップS157では、以上のように作成 された仮想点間に、全体の容量値がCpである場合に、 容量値がCp/mであるm個の寄生容量素子が挿入され る。その結果、m=1の場合を示す図16(a)では、 仮想点NV1, NV2間に1個の寄生容量素子CP1が 挿入される。m=2の場合を示す図16(b)では、寄 生容量素子が寄生容量素子CP1, CP2の2個に分割 され、一方の寄生容量素子CP1はノードN11, N2 1間に挿入され、他方の寄生容量素子CP2は仮想点N V1とノードN22間に挿入される。m=3の場合を示 す図16(c)では、寄生容量素子が寄生容量素子CP 1, CP2, CP3の3個に分割され、寄生容量素子C P1はノードN11, N21間に挿入され、寄生容量素 子CP2は仮想点NV1,NV2間に挿入され、寄生容 量素子CP3は仮想点NV3とノードN22間に挿入さ ns.

【0096】このように、実施の形態3によれば、抵抗 素子間に発生する寄生容量素子を1以上の任意の分割数 40 で分割して挿入できるので、分割数が2では精度的に不 十分である場合には分割数を増やし、分布定数的に寄生 容量素子を挿入することができ、さらに高精度な回路シ ミュレーション結果を得ることができる。逆に寄生容量 素子が単に入っていれば良いという場合には、 分割数を 1にすることで挿入すべき素子数を削減でき、より高速 に回路シミュレーションを実行することができるように なる。

【0097】実施の形態4. 図17は、この発明の実施

区間の判断方法を説明する図である。図17では、複数 の抵抗素子R11~R17が、各種の態様で配置される 場合が示されている。

22

【0098】以上説明した実施の形態1~3では、二つ の抵抗素子間に寄生容量素子が存在するかどうかは、共 通区間の存在有無で判断するようにしている。ところ が、図17において、例えば、抵抗素子R11、R1 3, R16の関係では、抵抗素子R11と抵抗素子R1 6の間では、共通区間は存在するが、その間に存在する 抵抗素子R13によって、抵抗素子R11からは抵抗素 子R16が見えない。

【0099】つまり、抵抗素子R16は、抵抗素子R1 3に完全に関れてしまっているので、抵抗素子R13が シールドの役割を果たし、抵抗素子R11と抵抗素子R 16の間には、寄生容量素子が発生しないか、または発 生しても微少な値となることが想定される。そのような 寄生容量素子は、挿入しても回路シミュレーション結果 に大きな影響を与えないばかりか、取り扱う素子数が増 加するので、却ってシミュレーション実行時間が長くな るという問題が起こる。

【0100】そこで、抵抗素子間寄生容量値計算部16 では、共通区間を有すると判断された場合に、寄生容量 素子の挿入を考慮する二つの抵抗素子を、一方の抵抗素 子から他方の抵抗素子に至る経路にシールド効果を持つ 抵抗素子が存在しない関係の抵抗素子同士に限定する。 【0101】図17の例で言えば、抵抗素子R11に対 しては、抵抗素子R12~R15、R17との間でのみ 寄生容量素子の挿入を考慮する。また、この場合、抵抗 素子R17の下半分は抵抗素子R12に隠れているの 30 で、抵抗素子R11, R17間での共通期間は上半分の みとする。

【0102】これによって、回路シミュレーション結果 に影響を与えない微少容量を無視することができ、挿入 素子数が減ることからシミュレーション実行時間の削減 を図ることができる。

【0103】ここで、この発明は、以上説明した実施の 形態1~4に限定されるものではなく、 各種の変形態様 が可能である。一例として以下に、(1)(2)の二つ の態様を示す。

【0104】(1)実施の形態1~4において、二つの 抵抗素子の共通区間が、微少な場合には、その間に発生 する寄生容量素子の値も微少な値となる。このような寄 生容量素子は、挿入してもシミュレーション結果に大き な影響を与えないばかりか、取り扱う素子数が増えるた め、シミュレーション実行時間が長くなるという問題が

【0105】そこで、抵抗素子間寄生容量値計算部16 では、共通区間の幅と距離から寄生容量値を計算した場 合に、その値が予め設定された最小容量値以下ならば、 の形態4である回路シミュレーション装置における共通 50 その抵抗素子間では寄生容量素子の挿入は考慮しないよ

うにする。つまり、求めた寄生容量値は、利用せず破棄する。これによって、回路シミュレーション結果に影響を与えない微少容量を無視することができ、シミュレーション実行時間の削減を図ることができる。

【0106】また、この変形態様では、計算する寄生容量値に最小値を設定する方法を例に挙げたが、同様の効果が期待できる他の例として、抵抗素子間の距離が予め設定した最長距離以上であった場合や、共通区間の幅が予め設定した最小幅以下であった場合を挙げることができる。これらの場合には、寄生容量値の計算は行わない10ようにする。これによっても、同様に回路シミュレーション結果に影響を与えない微少容量の挿入を考慮しないようにすることができる。

【0107】(2)実施の形態1~4にて説明した抵抗データベースに格納された情報からは、その抵抗素子が例えばベース(base)抵抗素子なのかポリ(poly)抵抗素子なのかなど、どのような構造の抵抗素子であるかの判別ができないので、単一構造の抵抗素子のみで構成されたレイアウトしか扱えないという問題が起こる。抵抗素子がどのような構造のものかによって、発生20する寄生容量素子の値が異なる。

【0108】そこで、抵抗データベース作成部15では、抵抗データベースに構造の種類を示す項目を追加し、抵抗データベース作成時にその抵抗の構造も併せて記憶するようにする。これによって、複数の構造の抵抗素子を含むレイアウトも扱えるようになる。

[0109]

【発明の効果】以上説明したように、この発明によれ ば、回路図作成手段にて、回路図が作成されると、レイ アウト作成手段にて、前記回路図に基づきレイアウト図 30 が作成される。そして、素子認識実行手段にて、前記レ イアウト図に対して素子認識が実行され、各種の素子お よび配線、配線一配線間や配線-基板間に発生する寄生 素子が抽出され、それに基づき素子認識図が生成され る. 次いで、ネットリスト生成手段にて、前記素子認識 図に基づき回路シミュレーション用のネットリストが生 成される。一方、抵抗データベース作成手段にて、前記 素子認識図から抵抗素子毎に座標値とノードが収集され それらが抵抗データベースに格納されると、寄生容量値 算出手段にて、前記抵抗データベースから寄生容量を発 40 生させる共通区間を有する二つの抵抗素子が選択されて 抵抗素子間の寄生容量値が算出され、算出された寄生容 量値と前記ノードとが関連付けて寄生容量リストに保存 される。その結果、寄生容量挿入手段にて、前記生成さ れたネットリストに前記寄生容量リストに保存された寄 生容量値を持つ寄生容量素子を前記ノード間に挿入する 記述の追加された修正ネットリストが生成され、回路シ ミュレーション実行手段にて、前記修正されたネットリ ストに従った回路シミュレーションが実施される。この ように、抵抗素子間の寄生容量素子を考慮した回路シミ 50

ュレーションを実施することができるので、高精度な回 路シミュレーション結果を得ることができる。

【0110】つぎの発明によれば、回路図作成手段に て、回路図が作成されると、レイアウト作成手段にて、 前記回路図に基づきレイアウト図が作成される。そし て、素子認識実行手段にて、前記レイアウト図に対して 素子認識が実行され、各種の素子および配線、配線-配 線間や配線ー基板間に発生する寄生素子が抽出され、そ れに基づき素子認識図が生成される。次いで、ネットリ スト生成手段にて、前記素子認識図に基づき回路シミュ レーション用のネットリストが生成される。一方、抵抗 データベース作成手段にて、前記素子認識図から抵抗素 子毎に座標値とノードが収集されそれらが抵抗データベ ースに格納されると、寄生容量値算出手段にて、前記抵 抗データベースから寄生容量を発生させる共通区間を有 する二つの抵抗素子が選択されて抵抗素子間の寄生容量 値が算出されると、仮想点作成手段にて、前記寄生容量 値の算出が行われた抵抗素子において共通区間が抵抗素 子の一部であるとき、共通区間の端部に前記ノードが存 在しない抵抗素子の対応する位置に仮想点が作成され、 前記データベースに抵抗素子と関連づけて格納されると ともに、前記算出した寄生容量値と前記ノードとが関連 付けて寄生容量リストに保存される。その結果、寄生容 量挿入手段にて、前記生成されたネットリストに前記寄 生容量リストに保存された寄生容量値を持つ寄生容量素 子を前記ノード間に挿入する記述の追加された修正ネッ トリストが生成され、さらに抵抗分割手段にて、前記修 正されたネットリストに記述された抵抗素子を、前記デ ータベースに格納された仮想点で分割した抵抗素子に置 き換えることで、仮想点間に寄生容量素子が挿入される ように再修正したネットリストが生成され、回路シミュ レーション実行手段にて、前記再修正されたネットリス トに従った回路シミュレーションが実施される。このよ うに、共通区間が一部の範囲である抵抗素子間の正しい 位置に挿入された寄生容量素子を考慮した回路シミュレ ーションを実施することができるので、一層高精度な回 路シミュレーション結果を得ることができる。

【0111】つぎの発明によれば、上記の発明において、前記仮想点作成手段では、指定された分割数に応じた数の仮想点が共通区間内に作成される。したがって、実際の寄生容量素子の発生状況に応じたより一層高精度な回路シミュレーションが行える。また、素子数の低減により、回路シミュレーションの高速化も図れるようになる。

【0112】つぎの発明によれば、上記の発明において、寄生容量値算出手段では、寄生容量を発生させる共通区間を有する二つの抵抗素子を選択する際に、一方の抵抗素子から他方の抵抗素子に至る経路にシールド効果を持つ他の抵抗素子が存在しない関係の抵抗素子同士が選択される。その結果、回路シミュレーション結果に影

響を与えない微少な寄生容量素子を無視することができ、シミュレーション実行時間の削減を図ることができる。

【0113】つぎの発明によれば、上記の発明において、寄生容量値算出手段では、寄生容量を発生させる共通区間を有する二つの抵抗素子について算出した寄生容量値が予め定めた最小容量値以下であるときは、当該算出した寄生容量値は破棄される。その結果、回路シミュレーション結果に影響を与えない微少な寄生容量素子を無視することができ、シミュレーション実行時間の削減 10を図ることができる。

【0114】つぎの発明によれば、上記の発明において、寄生容量値算出手段では、寄生容量を発生させる共通区間を有する二つの抵抗素子について、両者間の距離が予め定めた最大距離以上であるときは、寄生容量値は算出されない。その結果、回路シミュレーション結果に影響を与えない微少な寄生容量素子を無視することができ、シミュレーション実行時間の削減を図ることができる。

【0115】つぎの発明によれば、上記の発明において、寄生容量値算出手段では、寄生容量を発生させる共通区間を有する二つの抵抗素子について、前記共通区間の幅が予め定めた最小幅以下であるときは、寄生容量値は算出されない。その結果、回路シミュレーション結果に影響を与えない微少な寄生容量素子を無視することができ、シミュレーション実行時間の削減を図ることができる。

【0116】つぎの発明によれば、上記の発明において、前記抵抗データベース作成手段では、前記抵抗データベース作成手段では、前記抵抗データベースに各抵抗素子の構造も格納される。これによって、寄生容量素子の値に影響を与える抵抗素子の構造を考慮に入れることができるので、より一層精度のよい回路シミュレーション結果が得られる。また、複数の構造を含むレイアウトも扱えるようになる。

【0117】つぎの発明によれば、回路図作成工程にて、回路図が作成されると、レイアウト作成工程にて、前記回路図に基づきレイアウト図が作成される。そして、素子認識実行工程にて、前記レイアウト図に対して素子認識が実行され、各種の素子および配線、配線一配線間や配線一基板間に発生する寄生素子が抽出され、そ40れに基づき素子認識図が生成される。次いで、ネットリスト生成工程にて、前記素子認識図に基づき回路シミュレーション用のネットリストが生成される。一方、抵抗データベース作成工程にて、前記素子認識図から抵抗素子毎に座標値とノードが収集されそれらが抵抗データベースに格納されると、寄生容量値算出工程にて、前記抵抗データベースから寄生容量を発生させる共通区間を有する二つの抵抗素子が選択されて抵抗素子間の寄生容量値が算出され、算出された寄生容量値と前記ノードとが関連ははで実ង容量はよれる。

生容量挿入工程にて、前記生成されたネットリストに前記寄生容量リストに保存された寄生容量値を持つ寄生容量素子を前記ノード間に挿入する記述の追加された修正ネットリストが生成され、回路シミュレーション実行工程にて、前記修正されたネットリストに従った回路シミュレーションが実施される。このように、抵抗素子間の寄生容量素子を考慮した回路シミュレーションを実施することができるので、高精度な回路シミュレーション結果を得ることができる。

26

【0118】つぎの発明によれば、回路図作成工程に て、回路図が作成されると、レイアウト作成工程にて、 前記回路図に基づきレイアウト図が作成される.そし て、素子認識実行工程にて、前記レイアウト図に対して 素子認識が実行され、各種の素子および配線、配線 – 配 線間や配線-基板間に発生する寄生素子が抽出され、そ れに基づき素子認識図が生成される。次いで、ネットリ スト生成工程にて、前記素子認識図に基づき回路シミュ レーション用のネットリストが生成される。一方、抵抗 データベース作成工程にて、前記素子認識図から抵抗素 20 子毎に座標値とノードが収集されそれらが抵抗データベ ースに格納されると、寄生容量値算出工程にて、前記紙 抗データベースから寄生容量を発生させる共通区間を有 する二つの抵抗素子が選択されて抵抗素子間の寄生容量 値が算出されると、仮想点作成工程にて、前記寄生容量 値の算出が行われた抵抗素子において共通区間が抵抗素 子の一部であるとき、共通区間の端部に前記ノードが存 在しない抵抗素子の対応する位置に仮想点が作成され、 前記データベースに抵抗素子と関連づけて格納されると ともに、前記算出した寄生容量値と前記ノードとが関連 付けて寄生容量リストに保存される。その結果、寄生容 量挿入工程にて、前記生成されたネットリストに前記寄 生容量リストに保存された寄生容量値を持つ寄生容量素 子を前記ノード間に挿入する記述の追加された修正ネッ トリストが生成され、さらに抵抗分割工程にて、前記修 正されたネットリストに記述された抵抗素子を、前記デ ータベースに格納された仮想点で分割した抵抗素子に置 き換えることで、仮想点間に寄生容量素子が挿入される ように再修正したネットリストが生成され、回路シミュ レーション実行工程にて、前記再修正されたネットリス トに従った回路シミュレーションが実施される。このよ うに、共通区間が一部の範囲である抵抗素子間の正しい 位置に挿入された寄生容量素子を考慮した回路シミュレ ーションを実施することができるので、一層高精度な回 路シミュレーション結果を得ることができる。

 なる。

【0120】つぎの発明によれば、上記の発明におい て、寄生容量値算出工程では、寄生容量を発生させる共 通区間を有する二つの抵抗素子を選択する際に、一方の 抵抗素子から他方の抵抗素子に至る経路にシールド効果 を持つ他の抵抗素子が存在しない関係の抵抗素子同士が 選択される。その結果、回路シミュレーション結果に影 響を与えない微少な寄生容量素子を無視することがで き、シミュレーション実行時間の削減を図ることができ

27

【0121】つぎの発明によれば、上記の発明におい て、寄生容量値算出工程では、寄生容量を発生させる共 通区間を有する二つの抵抗素子について算出した寄生容 量値が予め定めた最小容量値以下であるときは、当該算 出した寄生容量値は破棄される。その結果、回路シミュ レーション結果に影響を与えない微少な寄生容量素子を 無視することができ、シミュレーション実行時間の削減 を図ることができる。

【0122】つぎの発明によれば、上記の発明におい て、寄生容量値算出工程では、寄生容量を発生させる共 20 通区間を有する二つの抵抗索子について、両者間の距離 が予め定めた最大距離以上であるときは、寄生容量値は 算出されない。その結果、回路シミュレーション結果に 影響を与えない微少な寄生容量素子を無視することがで き、シミュレーション実行時間の削減を図ることができ

【0123】つぎの発明によれば、上記の発明におい て、寄生容量値算出工程では、寄生容量を発生させる共 通区間を有する二つの抵抗素子について、前記共通区間 の幅が予め定めた最小幅以下であるときは、寄生容量値 30 理を説明する図である。 は算出されない。その結果、回路シミュレーション結果 に影響を与えない微少な寄生容量素子を無視することが でき、シミュレーション実行時間の削減を図ることがで きる。

【0124】つぎの発明によれば、上記の発明におい て、前記抵抗データベース作成工程では、前記抵抗デー タベースに各抵抗素子の構造も格納される。これによっ て、寄生容量素子の値に影響を与える抵抗素子の構造を 考慮に入れることができるので、より一層精度のよい回 路シミュレーション結果が得られる。また、複数の構造 40 ス作成部、16 抵抗素子間寄生容量値計算部、17 を含むレイアウトも扱えるようになる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1である回路シミュレ ーション装置の構成を示すブロック図である。

【図2】 図1に示す抵抗データベース作成部が素子認 識図面からレイアウト内の抵抗素子に関する情報を取得 する動作の説明図である。

【図3】 図1に示す抵抗データベース作成部が作成す る抵抗データベースの構成例を示す図である。

【図4】 図1に示す抵抗素子間寄生容量計算部の算出 処理手順を説明するフローチャートである。

【図5】 図1に示す寄生容量挿入部の挿入処理手順を 説明するフローチャートである。

【図6】 図1に示す寄生容量挿入部にて抵抗索子間寄 生容量が挿入されるネットリストの説明図である。

10 【図7】 図1に示す寄生容量挿入部による抵抗素子間 寄生容量の挿入操作結果の説明図である。

【図8】 この発明の実施の形態2である回路シミュレ ーション装置の構成を示すブロック図である。

【図9】 図8に示す仮想点作成部の仮想点作成処理手 順を説明するフローチャートである。

【図10】 図8に示す仮想点作成部の仮想点作成動作 を説明する図である。

【図11】 作成された仮想点を格納するデータベース の構成例を示す図である。

【図12】 図8に示す抵抗分割部の分割処理手順を説 明するフローチャートである。

【図13】 分割した抵抗素子が挿入されるネットリス トの説明図である。

【図14】 分割された抵抗素子間寄生容量素子の挿入 操作結果の説明図である。

【図15】 この発明の実施の形態3である回路シミュ レーション装置の動作を説明するフローチャートであ

【図16】 寄生容量素子を任意の数に分割する分割処

【図17】 この発明の実施の形態4である回路シミュ レーション装置における共通区間の判断方法を説明する 図である。

【図18】 従来の回路シミュレーション装置の構成を 示すブロック図である。

【符号の説明】

11 回路作成部、12 レイアウト作成部、13 E xtract (素子認識) 実行部、14 回路シミュレ ーション用ネットリスト生成部、15 抵抗データベー 寄生容量挿入部、18 回路シミュレーション実行部、 21, 22 抵抗素子、71~73 共通区間、81 仮想点作成部、82 抵抗分割部、R1, R2, 11~ 17 抵抗素子、CP1~CP3 寄生容量素子、N1 1, N12, N21, N22 ノード、W 共通区間の 幅、L 距離。

